一、所研究課題的任務、性質、目的和意義
在許多儲存系統中，以遊程長度受限碼來克服碼間串擾，用rll(d,k,)來表示，d,k分別規定了可能出現在序列中的最小和最大遊程，引數d控制的最高傳輸率，避免序列通過帶限通道傳輸時的碼間串擾，引數k確保適當的跳變頻率以滿足鎖相環讀取時鐘同步的需要。在使用峰值檢測技術的磁碟驅動中的一種標準編碼技術為1/2的(d.k)=(2,7)碼，也稱franaszek碼。
fpga(field programmable gate array現場可程式設計門陣列)它是在pal、gal、pld等可程式設計器件的基礎上進一步發展的產物，fpga既解決了定製電路的不足，又克服了原有可程式設計器件閘電路數有限的缺點。可以毫不誇張的講，fpga能完成任何數字器件的功能，上至高效能cpu,下至簡單的74電路，都可以用fpga來實現。利用fpga進行設計，不僅能在短時間內完成設計任務，而且能使系統的速度更快、體積更小、重量更輕、功耗更小，滿足現代電子發展的要求。
vhdl(vhsic hardware description language)語言是現代數字系統設計的基本硬體描述語言。由於vhdl所具有的通用性，它已成為可支援不同層次設計者需求的標準語言。使用vhdl，可以快速地描述和綜合電路設計。
二、本課題的國內外現狀，已解決了哪些問題，尚需解決的問題
fpga是一種將門陣列的通用結構與pld的現場可程式設計特性結合於一體的新型器件，具有整合度高、通用性好、設計靈活、程式設計方便、產品上市快等多方面的優點。目前，fpga的容量已經跨過了百萬門級，生產廠家已由最初的一家增加到十多家，產品日益豐富，效能不斷提高，成為最受歡迎的器件之一。隨著深亞微米工藝技術的發展，fpga單片規模大大提高，系統執行速度不斷提高，相對功耗不斷下降，價格也大幅調低，使得fpga器件從一個功能輔助型的現場整合器件，發展成系統級現場整合器件，應用面和使用量大大擴充套件，從而使“工藝整合技術”和“現場整合技術”成為現代積體電路技術並駕齊驅的兩翼。
本課題研究方向為硬碟驅動器中通道調製碼的編譯碼器的設計，包括總體方案的設計、個部分功能單元的設計、頂層檔案的時序模擬，從而實現基於fpga的硬碟編譯碼。
首先設計總體方案，解決不定長編碼中如何識別信源字和和速度匹配問題
然後是狀態機設計，狀態機用來實現信源字的識別，並將其相應的儲存地址傳給存有編碼規則的rom。
第三是快取控制模組讀取存於rom中的編碼，置於快取中，當快取中的資料達到一定數量(足以避免出現空擋)即開始對外序列輸出編碼。rom採用maxplus2中的可調引數巨集模組lpm_rom，既充分利用片內資源又減少程式設計量。最後完成頂層檔案波形模擬，觀察輸出序列。
三、根據任務提出解決辦法或設計方案
1、首先查閱相關資料，瞭解fpga原理和vhdl程式設計 及其目前國內外的發展情況。
2、學會max+plus ii軟體。
3、設計用於變長編碼的有限狀態機(fms)，用狀態機判斷各信源字間的狀態轉移，並設計出各狀態。
4、完成快取控制器設計和lpm_rom的配置，考慮到要儲存一些暫時的變數，這裡採用16位快取，在快取達到8位時開始輸出。呼叫lpm_rom將rom配置成非同步方式。
5、用maxplus2進行頂層檔案波形模擬，檢視各訊號和變數的波形，以便更好了解整個系統的時序關係。
四、大體計劃和進度
第一週：查閱資料，瞭解vhdl設計方法，瞭解fpga發展歷史;
第三週：學習max+plus ii軟體，瞭解其程式設計原理，學會簡單的程式編寫;
第五週：利用max+plus ii軟體進行簡單的模擬實驗，掌握其一般的程式設計原理和模擬方法;
第九周：完成任務書、開題報告及綜述的編寫;
第十一週：進行中期檢查;
第十二週：在十二週之前完成畢業設計任務;
第十三週：在7-10天之內完成畢業畢業設計論文的編寫，列印;
第十四周：準備畢業論文的答辯和進行畢業答辯。
參考資料：
1、胡華.資訊儲存中的通道檢測與調製編碼技術.記錄媒體技術，XX，3
2、楊暉，張風言.大規模可程式設計邏輯器件與數字系統設計.北京：北京航空航天大學出版社，1997.
3、朱明程，熊元姣l數字系統現場整合技術.北京：清華大學出版社，XX.
4、徐志軍.大規模可程式設計邏輯器件及其應用.成都：電子科技大學出版社，XX
三優範文網